嵌入式多处理器系统混合调度机制的研究
李哲, 慕德俊, 郭蓝天, 黄兴利, 李刘涛    
西北工业大学自动化学院, 陕西西安 710072
摘要: 通用高性能计算机需求不断增加,传统多处理系统得到了快速发展,但其成本和功耗也大幅攀升,以嵌入式系统构成群集替代传统平台成为未来焦点。讨论了一种成本低廉的嵌入式多处理器系统的基本结构与实现,利用平台特性实现了一种特殊MIMD结构,在集中式工作池的基础上能够支持混合调度机制以适应不同工作环境、任务条件需要。试验结果分析表明,该系统能够支持多种调度机制的混合调度策略,更能够较大幅度提升系统的运算能力。
关键词: 多处理器系统     FSMC总线     集中式工作池     混合调度     并行计    

在通用计算领域如大数据处理科学计算、天文图像的数字图像处理等其数据处理量呈爆发式增长。由于单机处理能力发展的限制,海量数据的处理必然从单机发展到多机、到超级计算机系统[1],通过提高单个处理器能力和增加系统并行性是解决问题的2个基本因素。但常规并行计算系统成本十分昂贵,如美国橡树岭国家实验室的“Titan”升级项目耗资9 000万美元,耗电量为700万瓦;中国的“天河一号”、“天河二号”也耗资数亿。因其成本问题,使得不少用户转向了以嵌入式系统为代表中低端硬件构成的机群平台[2, 3]。一般系统以Intel、IBM这两家为代表的多核处理器为基础构建[4],而特定领域则以FPGA和DSP为核心。而在四代到五代计算机体系的发展中,嵌入式多核、多处理器系统在空间图像处理、空间计算等需要高性能、高可靠性、低功耗处理器[5, 6, 7]领域日益受到关注,特别在车船、军事应用领域受到重视[8]

1 典型的嵌入式多处理器系统

现有多处理器结构大多以AMP(异构系统)结构为主,AMP将2种或2种以上的处理器组合起来,分别处理用于一般任务处理和专用任务处理,当前AMP设计大多以FPGA与DSP、FPGA与ARM组合为主[9],但AMP设计复杂、编辑难度大、通用性低,因此基于Cortex-M3架构的SMP多处理器系统配以混合调度机制改进了该缺陷。

2 嵌入式多处理器系统设计 2.1 系统基本框架

Cortex-M3架构具有很强的实时性同时兼顾应用能力;完成了双核方案,使用“一主多从”方式构建多处理器系统利用M3架构下STM32F1xx芯片的特殊的FSMC(flexible static memory controller)[10]控制器,并对一般主-从结构优化系统简图如图 1所示:

图 1 基于主-从结构的多处理器系统简图

其中,主机和从机共享一组存储器,通过AHB/FSMC总线进行数据交互,主机与从机间使用TXEV和RXEV硬件连接实现,这可减少同步通信量提高系统并行处理能力。

2.2 流水线处理机制

CM3使用三级流水线,分别完成取指、解码和执行,如图 2所示配合共享存储器的缓冲机制,提高系统并行性和处理能力。

图 2 Cortex-M3三级流水线
2.3 系统详细设计

在设计上主要参考消息机制[11],但具体实现是使用信号量机制加快任务切换,消息则通过一种特殊的共享存储区进行交互(tasks and data exchange area,TDAE),如所图 3所示:

图 3 交互简图

这种设计通过独立的硬件中断进行信号量的快速响应,比直接消息传递、识别和处理要快很多,且占用总线带宽少,图 4是系统的详细设计框图。

图 4 系统详细结构框图

系统主要由主机、TDAE和从机构成。其中Host通过其BANK1的4个子sBANK1~4分别连接到TDAE区中的4个RAM,Client使用其BANK1的sBANK1分别连接到各自专属的RAM。Host通过片选总线Main-SW选择访问RAM;Host与Client在访问共享RAM之前还需要检查该RAM的SW控制信号,只有当SW处于合适的状态时,Host和Client才能获得对应RAM的访问权。

在任务管理上采用集中式工作池方式管理,主机负责任务的分配,使用DMA进行大数据传输;从机在响应主机控制信号后独立进行任务处理——从机相互独立且可相互替代。可以根据具体应用要求将Host和Client通过总线连接,而非现有的通过TDAE间接连接,以实现更复杂的通讯机制。

2.4 片上网络多处理器系统结构

可以将图 4中各Client通过sBANK1独立访问的RAM相互交叉链接,这样就构成了MIMD结构,所有Client共享、访问这些RAM空间并构成“片上网络多处理器系统”[12]

3 调度算法 3.1 集中式工作池的基本工作过程

在集中式工作池中,Host维护工作池,通过TDAE向空闲Client分派任务并使用中断控制通知任务开始;当Client完成任务后,它会向主机发送完成中断——与一般调度算法不同的是,Client不会主动请求任务,是否分派下一个任务完全是由Host来处理,这样可以良好的进行能耗控制,而且Host可以确切的知道“任务何时完成”,这一点对于嵌入式系统的实时性是非常重要的。

工作池技术可以灵活支持不同尺寸和要求的任务,但一般优先分派较大、较复杂的任务(Complex tasks first,CTF复杂任务优先调度),在复杂任务完成期间其他Client可以并行的完成更多较为简单任务。

3.2 任务模型

定义处理器集合P={P0,P1,…,Pi},i[0, 4],其中P0表示Host,由于单个系统至少一个Host,最多4个Client,因此i[0, 4];PiP,Pi={mi,si,Li}:其中mi为处理器存储空间;si是系统处理能力Si=(Cis ,Tis )其中Cis为服务时间,Tis为周期);Li为分配给该处理器的任务列表,Li={L1i ,L2i ,…,Lki },LkiLi表示将任务Lki分派给该处理器。

定义信号量数组sw={sw1,sw2,…,swi},i[0, 4],其中sw0表示Hos的状态,每次操作前都应该对sw进行检测,提高系统可靠性和容错能力[13];

系统主要采用集中式工作池的调度策略,Host作为工作池的管理者,定义主任务池taskpoolmain < T>={T1,T2,…,Tk},T为标准任务结构包括:

周期任务τ={τ1,τ2,…,τn},τiτ,τi=(Ci,Di,Ti),其中Ci为执行时间,Di为相对截止时间和Ti为周期;

非周期任务J={J1,J2,…,Jn},JiJ,Ji=(Ai,Ci,Di,Si),其中Ai为到达时间,Ci为处理时间,Di为相对截止时间[14],Si为任务空间规模对应需求处理器m

3.3 系统任务调度处理流程 3.3.1 基本调度流程

根据集中式任务池的基本调度策略和信号量控制机制,任务调度主要分为任务派发、任务处理和结果处理3个部分,其流程如图 5所示:

图 5 系统任务调度处理流程图

以下为主机和从机任务处理伪代码:

3.3.2 调度可行性

文献[14]给出了基本的调度可行性证明,使用其提出的DM、DS-EDF算法能够成功验证系统的调度可行性。在以DM(Deadline Monotonic)算法调度时,只要满足公式(1)及其推广形式就可以满足周期任务的实时调度:

对于非周期任务通过满足公式(2)可以使用DS-EDF算法:

如果任意时刻t满足公式(3)非周期任务就是可以调度的:

3.4 多种任务分派策略和任务缓冲机制

在集中式控制池框架下,可以根据系统特性采用多种任务分派策略与任务缓冲机制。

图 6是系统关于集中式工作池的2种基本分派示意图,图 6a)中将TDAE看作是Client的任务存储空间,Host直接从Job Pool中取出合适的任务分派到其中就可以了;图 6b)中在TDAE中可以设立子任务队列,这样Host就可以一次或分多次向Client分派多个任务,实现任务本地化,从而减少Host的干预频度,提高运行效率;如果任务规模较小,则可将任务存储到处理器自带的cache(如STM32F1XE系列带64 kB)中,以双任务缓冲的方式提高存储空间的异步性、减少带宽占用并提升系统性能,如图 6c)所示。

图 6 集中式工作池(Centralizaed work pool)

系统在进行动态调度时可以按以下模型调度:

对于单个处理机Pm,如果由主机分配了一组非周期任务j={j1,j2,…,jL},jJ,对于下一个在时刻t(或下一个由主机分派)到达的任务jL+1而言,以ci(t)(i=1,2,…,L,L+1)代表任务ji在时刻t剩余执行时间,则该处理器中所有的任务j可调度的充要条件为:

不失一般性,可以将工作池中的任务按照紧迫程度排序,然后再采用类似于“银行家算法”尝试将任务分派给某个Client,如果状态是安全的则分派该任务,否则尝试将其分派给下一个Client:

公式(5a)中,如果当前处理器队列为空,新任务满足公式(3),且没有超出资源限制,则使用图 6a)所示的单任务方式分派;公式(5b)中,如果该处理器在新增任务加入后仍然是可调度的,则使用图 6b)所示的任务队列方式调度,同时如果Si < Cachei及所需资源少于Cache拥有的,则允许使用图 6c)双缓冲调度。

3.5 分布式工作池

可将多个系统组成群集,原有Host将成为群集的一个分布式节点的管理单元,形成分布式工作池,可将主工作池任务分布到Host所管理的子任务池中,以实现分布式动态负载平衡的方式处理任务;在上层可以配合Hadoop这样的分布式系统进行性能调整以进一步增强系统的处理能力。

3.6 节能控制

在混合调度策略下,可以配STM32的3种低功耗模式2与实际任务环境需求进行动态节能控制,以最大限度的在运算性能和功耗之间取得平衡,如图 5所示,在每个调度阶段完成后,主机或从机就可以进入到节能模式。

3.6.1 基于能耗的混合调度模型

系统可以在3种基本能耗模式下工作,如图 7所示。图 7b)属于节能优先的工作方式,分别对Host如能处理所有任务则就地分配模式,所有Client则可以待机或停机模式以降低功耗;如果处理不了,则将剩余任务尽量集中分配给其中一个Client,其他Client依然处于待机或停机模式以节省能源;只有当任务超出Pi的处理能力后才会将剩余任务分派给Pi+1

图 7 基于负载的动态节能调度示意图

在以性能优先的调度策略时,如图 7c)所示,将任务吞吐量做为第一要素,将任务按照一定的调度策略分摊给每个Client处理,采用贪心法[18]将任务“平均”分派到各个处理器,采用公式(6)

选择当前负载率最低σj的处理器j分派任务即可满足简单的负载平衡。

如果将实时性作第一要素,则可以采用RMS、EDF、LLF等一般实时调度算法,也可以使用针对多处理器系统的近视算法、动态调度算法、节约算法[22]等。除此以外在任务环境允许的前提下,系统还可以采用改变处理器频率使得处理器在运算能力和功耗之间取得平衡,配合前面2类工作模式可以进一步增加系统的功耗控制能力。

4 系统测试 4.1 性能测试

选用任务量较大的中值滤波算法进行调度算法性能测试,采用定时器中断方式设定为1 ms,其中规模为64、160、256、400和640的方形灰度图像进行测试,结果如表 1图 8所示。

图 8 系统在不同处理器数量及任务规模下的效率测试图
表 1 系统在不同处理器数量及任务规模下的效率测试表
规模64*64160*160256*256400*400640*640
2个处理器理论效率0.950.950.950.950.95
实际效率0.960.930.920.900.87
4个处理器理论效率0.910.910.910.910.91
实际效率0.930.880.870.850.81

当处理器数量增加时,系统的效率降低,这是因为处理器增加后需要进行多次任务请求与分派,需要消耗更多的时间在进程同步上;当任务规模增加时,处理效率整体呈现下降趋势,其中4个处理器的下降趋势较大。

图 9所示,使用cache构成双缓冲可以提高系统效率,但应当注意随着规模的增加特别是在规模接近或超过cache大小的时候,效率的提升是不明显的;是否适用单任务分派和基于队列的多任务分派之间的效率差异并不明显,或者说几乎是相同的。

图 9 启用cache后的效率对比图
4.2 能耗测试

系统在混合调度模型下可以支持3种类型的能耗,测试中使用4个从机、单任务分派机制,任务规模为400*400,测试结果如图 10所示:

(其中休眠功耗大约为1.3 mA,这里为了便于观察,将其值增放大了10倍)图 10 系统能耗测试

Host启动之后功耗维持在34~38 mA,从机处于休眠状态(功耗约1.3 mA),当任务到达主机缓冲池(约28 ms)后Host开始向空闲Client分派任务,这也需要约28 ms进行任务传输,因此经过约56 ms后第一个从机被唤醒,然后进入执行状态;整个任务处理需要约550 ms,完成任务后通知Host分派下一个任务,然后进入休眠状态直到下个任务到达后再次被唤醒。

在单任务分派模式下,2个任务之间需要约28 ms数据传输时间,如果利用cache构成双缓冲,则可消除该延迟以提升系统运行效率,这一点通过图 9也能得到反映。

根据以上分析,如Host可以处理完所有任务,则所有Client都可以处于休眠状态,系统总功耗维持在40 mA水平;当启用能耗优先时,系统会根据任务数量将其逐步分派到各个Client上,此时功耗水平大约为“Host(36ma)+运行Client数量*36mA+休眠Client数量*1.3mA”;而在性能优先模式下Host和Client都在全速运转,总功耗约为180mA。可见不同任务调度模型对于能耗控制的重要性。

此外,由于系统统计时间的不准确导致在任务规模较小时,统计得到的实际效率超过理论效率,在问题规模较大时则不明显。

5 结 论

基于嵌入式系统实现了一种主从式多处理器系统,基于硬件中断的信号量控制方式可以较大程度的提高系统的响应速度和并行性,在集中式任务池管理方式下采用混合调度策略与算法在能耗和性能之间取得动态平衡,通过使用多种算法进行验证,系统的设计是合理的。

由于选用的F10X系列并非针对高密度计算而设计的芯片,其运算能力较低,并不适合支持如图像处理这样的任务,后期可以考虑使用带DSP的F40X芯片或选用具有较强处理能力的Cortex-A8解决方案。

参考文献
[1] 张云泉,袁国兴,孙家昶,张林波.中国高性能计算机TOP100十周年回顾与展望[J].计算机工程与科学,2012,34(8):11-16 Zhang Yunquan, Yuan Guoxing, Sun Jiachang, Zhang Linbo. Review and Perspectives of 10 Years China HPC TOP100[J]. Computer Engineering & Science, 2012, 34(8):11-16(in Chinese)
Cited By in Cnki (4) | Click to display the text
[2] 王珊,王会举,覃雄派.架构大数据:挑战、现状与展望[J].计算机学报,2011,34(10):1741-1752 Wang Shan, Wang Huiyu,Qin Xiongpai. Architecting Big Data:Challenges,Studies and Forecasts[J]. Chinese Journal of Computers,2011,34(10):1741-1752(in Chinese)
Cited By in Cnki (364)
[3] 孟小峰,慈祥.大数据管理:概念、技术与挑战[J].计算机研究与发展,2013,50(1):146-169 Meng Xiaofeng, Ci Xiang. Big Data Management:Concepts,Techniques and Challenges[J]. Journal of Computer Research and Development, 2013,50(1):146-169(in Chinese)
Cited By in Cnki (697) | Click to display the text
[4] McNairy C, Bhatia R. Montecito:A Dual-Core, Dual-Thread Itanium Processor[J]. IEEE Trans on Micro, 2005, 25(2):10-20
Click to display the text
[5] Lee Trongyen, Fan Yanghsin, Cheng Yumin, et al. Hardware Oriented Partition for Embedded Multiprocessor FPGA System[C]//Proceedings of the 2the International Conference on Innovative Computing, Information and Control Kumamoto, Japan, 2007
Click to display the text
[6] Toledo F, Martinez J, Ferrandez J. FPGA-Based Platform for Image and Video Processing Embedded Systems[C]//Proceedings of the 20073rd Southern Conference on Programmable Logic, 2007:171-176
[7] Li Yong, Wang Zhiying, Zhao Xuemi, et al. Designg of a Low-Power Embedded Processor Architecture Using Asynchronous Function Units[R]. Lecture Notes In Computer Science, 2008:354-363
[8] 全巍,文梅,伍楠,杨乾明,张春元.高性能异构多处理器平台及其应用[J].计算机工程与科学,2011, 33(1):60-65 Quan Wei, Wen Mei, Wu Nan, Yang Qianming, Zhang Chunyuan. A HP Heterogeneous Multiprocessor Architectural Platform and Its Application[J]. Computer Engineering & Science, 2011, 33(1):60-65
Cited By in Cnki (4) | Click to display the text
[9] STM32F103x Datasheet[OL].http://www.stmicroelectronics.com.cn/
Click to display the text
[10] 林似水,郑力新.基于消息机制的片上多处理器系统的研究[J].单片机与嵌入式系统,2012(12):16-18 Lin Sishui, Zheng Lixin. Research of On-Chip Multiprocessor System Based on Message Mechanism[J]. Microcontrollers & Embedded Systems,2012(12):16-18,22(in Chinese)
Cited By in Cnki (2) | Click to display the text
[11] 诸国磊,王英民,孟荻.通用片上网络多处理器系统研究[J].小型微型计算机系统,2011(3):536-539 Zhu Guolei, Wang Yingmin, Meng Di. Research on General NoC Multiprocessor System[J]. Journal of Chinese Computer Systems, 2011(3):536-539(in Chinese)
Cited By in Cnki (2)
[12] 刘勇燕,刘勇鹏,冯华,迟万庆.面向大规模计算系统的Cache式并行检查点[J].计算机科学,2011,38(5):287-289 Liu Yongyan, Liu Yongpeng, Feng Hua, Chi Wanqing. Cache-Style Parallel Checkpointing for Large-Scale Computing System[J]. Computer Science,2011,38(5):287-289(in Chinese)
Cited By in Cnki (1) | Click to display the text
[13] 殷进勇,顾国昌.允许多处理机故障的实时任务容错调度算法[J].电子与信息学报,2010,32(2):444-448 Yin Jinyong, Gu Guochang. A Real-Time Fault-Tolerant Scheduling Algorithm for Multiple Processor Faults[J]. Journal of Electronios & Information Technology, 2010,32(2):444-448(in Chinese)
Cited By in Cnki (4) | Click to display the text
[14] 张彬连,徐洪智.多处理器系统的在线节能调度算法[J].计算机应用,2013,33(10):2787-2791 Zhang Binlian, Xu Hongzhi. On-line Energy-Aware Scheduling Algorithm in Multiprocessor System[J]. Journal of Computer Application,2013,33(10):2787-2791(in Chinese)
Cited By in Cnki (3) | Click to display the text
Hybrid Scheduling of Embedded Multi-Processor System
Li Zhe, Mu Dejun, Guo Lantian, Huang Xingli, Li Liutao     
Department of Automatic Control, Northwestern Polytechnical University, Xi'an 710072, China
Abstract: Generic multi-processor systems in high performance computing applications such as Intel, NVIDIA Tesla systems have been developing rapidly, but their cost and power consumption were soaring;low-end hardware, especially in embedded systems that make up the cluster as an alternative to traditional platforms got attention and rapid development. We discuss a low cost infrastructure and implementation of embedded multiprocessor systems, take advantage of platform features to implement a special MIMD structure,which is capable of supporting a hybrid scheduling system adaptable to different working environments, tasks, and conditions. Test results and their analysis show preliminarily that the system can support a variety of hybrid scheduling policy for scheduling and can significantly improve the processing power of the system.
Key words: controllers     busbars     data storage equipment     design     digital signal processors     embedded systems     energy conservation     field programmable gate arrays(FPGA)     flowcharting     multiprocessing systems     parallel processing systems     static random access storage     centralized pool     FSMC bus    
西北工业大学主办。
0

文章信息

李哲, 慕德俊, 郭蓝天, 黄兴利, 李刘涛
Li Zhe, Mu Dejun, Guo Lantian, Huang Xingli, Li Liutao
嵌入式多处理器系统混合调度机制的研究
Hybrid Scheduling of Embedded Multi-Processor System
西北工业大学学报, 2015, 33(1): 50-56
Journal of Northwestern Polytechnical University, 2015, 33(1): 50-56.

文章历史

收稿日期: 2014-05-01

相关文章

工作空间